- 5
PP
Philippe POURE
5
Documents
Identifiants chercheurs
- philippe-poure
- 0000-0002-1849-4868
- Google Scholar : https://scholar.google.com/citations?user=hKni3IIAAAAJ&hl=fr&oi=ao
- IdRef : 070741395
Présentation
**Personal information**
**Philippe POURE**
Nationality: French – Birthdate: September 9th 1968 – Married – 2 children
Status: Full Professor at Université de Lorraine – Faculté des Sciences et Technologies, Nancy, France
Research unit: Institut Jean Lamour (IJL), CNRS UMR 7198 - <https://ijl.univ-lorraine.fr/>
Google Scholar identifier : [https://scholar.google.com/citations?user=hKni3IIAAAAJ&hl=fr&oi=ao](https://scholar.google.com/citations?user=hKni3IIAAAAJ&hl=fr&oi=ao)
**Education**
· 2010 – French Accreditation to supervise research and PhD students - French “Habilitation Diploma” - Université Henri Poincaré – Nancy 1 (France)
· 1995 – PhD in Electrical Engineering, Institut National Polytechnique de Lorraine, Nancy, France.
· 1991 – Diplôme d’études Approfondies (DEA), Procédés et Traitement de l’énergie électrique (PROTEE), Institut National Polytechnique de Lorraine, Nancy, France.
· 1991 – Engineer Diploma – Ecole Nationale Supérieure d’Electricité et de Mécanique (ENSEM) - Institut National Polytechnique de Lorraine, Nancy, France.
**Positions**
· 2020 – Full Professor at the Faculty of Sciences and Technologies of the Université de Lorraine.
· 2004-2020 – Associate professor at the Faculty of Sciences and Technologies of the Université de Lorraine.
· 1995-2004 – Associate professor at Université de Strasbourg 1.
· 1992-1995 – Research and Teaching assistant at the Institut National Polytechnique de Lorraine, Nancy, France.
Publications
- 1
- 1
- 1
- 1
- 1
- 5
- 4
- 1
- 1
- 1
- 5
|
FPGA-based reconfigurable control for switch fault tolerant operation of WECS with DFIG without redundancyRenewable Energy, 2013, 55, pp.35-48. ⟨10.1016/j.renene.2012.11.027⟩
Article dans une revue
hal-01293491v1
|
|
Détection de défauts des convertisseurs de puissance d’un système éolien et validation par prototypage « FPGA in the loop »European Journal of Electrical Engineering, 2010, 13 (2), pp.179-207. ⟨10.3166/Geo.19.11-38⟩
Article dans une revue
hal-03568502v1
|
Reactive power compensation and active filtering capability of WECS with DFIG without any over-ratingWind Energy, 2010, 13 (7), pp.603-614. ⟨10.1002/we.381⟩
Article dans une revue
hal-03562333v1
|
|
|
Fault tolerant back-to-back converter topology for wind turbine with Doubly Fed Induction GeneratorInternational Review of Electrical Engineering, 2007, 2 (4), pp.629-637
Article dans une revue
hal-03568538v1
|
FPGA-based fault tolerant scheme with reduced extra-sensor number for WECS with DFIG2011 IEEE 20th International Symposium on Industrial Electronics (ISIE), Jun 2011, Gdansk, Poland. pp.1595-1601, ⟨10.1109/ISIE.2011.5984398⟩
Communication dans un congrès
hal-03565737v1
|