Nombre de documents

28

CV


Activités pédagogiques

·   Maître de conférences à l’IUT d’Aix-Marseille, département Génie Electrique et Informatique Industrielle (GEII). Enseignements dans les formations :

-DUT GEII (BAC+1, BAC+2) : TP et TD de systèmes électroniques (montages AOP, MOSFET, filtrage actif et passif, oscillateur, PLL, modulation d’amplitude, transmission en bande de base et transposée, …) ; TP et TD d’électricité et énergie (Lois de Kirchhoff, théorèmes des circuits linéaires, circuits électriques en complexes, diagramme de Bode, régimes permanent et transitoire, transformation de Fourier, …) ; TP de Systèmes d’Information Numérique (porte logique de base, logique combinatoire et séquentielle, machine d’état, langage VHDL) ; Tuteur de stage (suivi de 2 à 4 étudiants).

-Licences Professionnelles (BAC+3): Cours, TD et TP de Traitement numérique du signal ; Projet tuteurés (Réalisation d’une modulation numérique sur DSP ; étude et mise en œuvre d’un émetteur/récepteur RF) ; Tuteur de stage (suivi de 1 à 2 étudiants).

 

Activités scientifiques

·   Conception et Design de circuits innovants à base de cellules mémoires non volatiles émergentes de types résistives [Oxyde Resistive RAM (OXRRAM), Conductive Bridge RAM (CBRAM)]. Développement d’architectures spécifiques telles que : architectures « beyond Von Neumann » type neuro-inspiré ; cellules mémoires distribuées dans les cœurs de calcul ; plan mémoire matriciel ; intégration dans les circuits sur support souple à base de matériaux polymères

·   Etude de transistors organiques sur supports souples à base de matériaux polymères semiconducteur par la modélisation analytique des caractéristiques statiques et dynamiques pour une implémentation dans des outils numériques de CAO afin de concevoir des blocs électroniques élémentaires utilisés dans les puces des tags RFID.

·   Développement de simulateurs numériques (en langage fortran) et de modèles compacts (avec Mathcad) pour évaluer l'impact des phénomènes physiques (effets électrostatiques et effets quantiques) dans les composants microélectroniques actifs avancés (capacité MOS, transistor MOSFET en architecture multi-grilles).

·   Etude de l'influence des matériaux innovants tels que les diélectriques de grille à forte permittivité "high-k" (HfO2, Al2O3, ...) et les semiconducteurs à forte mobilitité (Ge et semiconducteurs III-V) dans les composants microélectroniques actifs avancés (capacité MOS, transistor MOSFET en architecture multi-grilles).

 


Article dans une revue15 documents

  • Jean-Michel Portal, Marc Bocquet, Santhosh Onkaraiah, Mathieu Moreau, Hassen Aziza, et al.. Design and Simulation of a 128 kb Embedded Nonvolatile Memory Based on a Hybrid RRAM (HfO$_2$ )/28 nm FDSOI CMOS Technology. IEEE Transactions on Nanotechnology, Institute of Electrical and Electronics Engineers, 2017, 16, pp.677 - 686. 〈10.1109/TNANO.2017.2703985〉. 〈hal-01745418〉
  • Hassen Aziza, Marc Bocquet, Mathieu Moreau, J-M Portal. A Built-In Self-Test Structure (BIST) for Resistive RAMs Characterization: Application to Bipolar OxRRAM. Solid-State Electronics, Elsevier, 2015, 103, pp.73 - 78. 〈10.1016/j.sse.2014.09.005〉. 〈hal-01737300〉
  • Jean-Michel Portal, Marc Bocquet, Mathieu Moreau, Hassen Aziza, Damien Deleruyelle, et al.. An Overview of Non-Volatile Flip-Flops Based on Emerging Memory Technologies. Journal of Electronic Science and Technology, 2014, 12 (2), pp.173 - 181. 〈10.3969/j.issn.1674-862X.2014.02.007〉. 〈hal-01745646〉
  • W. Zhao, Jean-Michel Portal, W. Kang, M. Moreau, Y. Zhang, et al.. Design and analysis of crossbar architecture based on complementary resistive switching non-volatile memory cells. Journal of Parallel and Distributed Computing, Elsevier, 2014, 74 (6), pp.2484 - 2496. 〈10.1016/j.jpdc.2013.08.004〉. 〈hal-01744000〉
  • Weisheng Zhao, Mathieu Moreau, Erya Deng, Yue Zhang, Jean-Michel Portal, et al.. Synchronous Non-Volatile Logic Gate Design Based on Resistive Switching Memories. IEEE Transactions on Circuits and Systems I: Regular Papers, IEEE, 2014, 61 (2), pp.443 - 454. 〈10.1109/TCSI.2013.2278332〉. 〈hal-01743999〉
  • Hassen Aziza, Marc Bocquet, Jean-Michel Portal, Mathieu Moreau, Christophe Muller. A novel test structure for OxRRAM process variability evaluation. Microelectronics Reliability, Elsevier, 2013, 53 (9-11), pp.1208 - 1212. 〈10.1016/j.microrel.2013.07.012〉. 〈hal-01745650〉
  • Daniela Munteanu, Jean-Luc Autran, Mathieu Moreau. Quantum Compact Model of Drain Current in Independent Double-Gate Metal-Oxide-Semiconductor Field-Effect Transistors. Japanese Journal of Applied Physics, Japan Society of Applied Physics, 2011, 50 (2), 〈10.1143/JJAP.50.024301〉. 〈hal-01430093〉
  • Daniela Munteanu, Mathieu Moreau, Jean-Luc Autran. Effects of localized gate stack parasitic charge on current-voltage characteristics of double-gate MOSFETs with high-permittivity dielectrics and Ge-channel. Journal of Non-Crystalline Solids, Elsevier, 2011, 357 (8-9, SI), pp.1879-1883. 〈10.1016/j.jnoncrysol.2010.12.046〉. 〈hal-01430098〉
  • Mathieu Moreau, Daniela Munteanu, Jean-Luc Autran. Simulation study of Short-Channel Effects and quantum confinement in double-gate FinFET devices with high-mobility materials. Microelectronic Engineering, Elsevier, 2011, 88 (4), pp.366-369. 〈10.1016/j.mee.2010.08.026〉. 〈hal-01430097〉
  • Mathieu Moreau, Daniela Munteanu, Jean-Luc Autran. Simulation of Gate Tunneling Current in Metal-Insulator-Metal Capacitor with Multi layer High-kappa Dielectric Stack Using the Non-equilibrium Green's Function Formalism. Japanese Journal of Applied Physics, Japan Society of Applied Physics, 2009, 48 (11), 〈10.1143/JJAP.48.111409〉. 〈hal-01430110〉
  • Mathieu Moreau, Daniela Munteanu, Jean-Luc Autran, Florence Bellenger, Jérome Mitard, et al.. Quantum Simulation of C-V and I-V Characteristics in Ge and III-V Materials/High-κ MOS Devices. MRS Online Proceedings Library, 2009, 1194, pp.1194-A02-02. 〈10.1557/PROC-1194-A02-02〉. 〈hal-01745840〉
  • Daniela Munteanu, Jean-Luc Autran, Mathieu Moreau, M. Houssa. Electron transport through high-kappa dielectric barriers: A non-equilibrium Green's function (NEGF) study. Journal of Non-Crystalline Solids, Elsevier, 2009, 355 (18-21), pp.1180-1184. 〈10.1016/j.jnoncrysol.2009.03.006〉. 〈hal-01430113〉
  • Mathieu Moreau, Daniela Munteanu, J-L Autran, F. Bellenger, J. Mitard, et al.. Investigation of capacitance-voltage characteristics in Ge/high-kappa MOS devices. Journal of Non-Crystalline Solids, Elsevier, 2009, 355 (18-21), pp.1171-1175. 〈10.1016/j.jnoncrysol.2009.01.056〉. 〈hal-01430114〉
  • Daniela Munteanu, Mathieu Moreau, Jean-Luc Autran. A Compact Model for the Ballistic Subthreshold Current in Ultra-Thin Independent Double-Gate MOSFETs. Molecular Simulation, Taylor & Francis, 2009, 35 (06), pp.491-497. 〈10.1080/08927020902801548〉. 〈hal-00515080〉
  • Mathieu Moreau, Daniela Munteanu, Jean-Luc Autran. Simulation Analysis of Quantum Confinement and Short-Channel Effects in Independent Double-Gate Metal–Oxide–Semiconductor Field-Effect Transistors. Japanese Journal of Applied Physics, Japan Society of Applied Physics, 2008, 47 (9), pp.7013 - 7018. 〈10.1143/JJAP.47.7013〉. 〈hal-01745615〉

Communication dans un congrès12 documents

  • Hassen Aziza, P. Canet, J. Postel-Pellerin, Mathieu Moreau, Jean-Michel Portal, et al.. ReRAM ON/OFF resistance ratio degradation due to line resistance combined with device variability in 28nm FDSOI technology. 2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), Apr 2017, Athens, Greece. IEEE, 〈10.1109/ULIS.2017.7962594〉. 〈hal-01745666〉
  • Alexandre Levisse, P. Royer, Bastien Giraud, J.P. Nöel, Mathieu Moreau, et al.. Architecture, design and technology guidelines for crosspoint memories. 2017 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2017, Newport, United States. IEEE, 16 (4), pp.677 - 686, 2017, 〈10.1109/NANOARCH.2017.8053733〉. 〈hal-01788148〉
  • A. Levisse, B. Giraud, J. P. Noel, M. Moreau, J. M. Portal. High Density Emerging Resistive Memories: What are the Limits?. 2017 IEEE 8TH LATIN AMERICAN SYMPOSIUM ON CIRCUITS & SYSTEMS (LASCAS), 2017, Unknown, Unknown Region. 2017. 〈hal-01694452〉
  • Hassen Aziza, H. Ayari, S. Onkaraiah, M. Moreau, Jean-Michel Portal, et al.. Multilevel Operation in Oxide Based Resistive RAM with SET voltage modulation. 2016 11TH IEEE INTERNATIONAL CONFERENCE ON DESIGN & TECHNOLOGY OF INTEGRATED SYSTEMS IN NANOSCALE ERA (DTIS), Apr 2016, Istanbul, Turkey. pp.1-5, 2016, 〈10.1109/DTIS.2016.7483892〉. 〈hal-01434981〉
  • Alexandre Levisse, Bastien Giraud, Jean-Philippe Noel, M. Moreau, J. M. Portal. Capacitor based SneakPath compensation circuit for transistor-less ReRAM architectures. Proceedings of the 2016 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2016, Beijing, China. pp.7-12, 2016, IEEE International Symposium on Nanoscale Architectures. 〈10.1145/2950067.2950073〉. 〈hal-01435118〉
  • Alexandre Levisse, Bastien Giraud, Jean-Philippe Noel, Mathieu Moreau, Jean-Michel Portal. SneakPath compensation circuit for programming and read operations in RRAM-based CrossPoint architectures. 2015 15th Non-Volatile Memory Technology Symposium (NVMTS), Oct 2015, Beijing, China. IEEE, 2015 15th Non-Volatile Memory Technology Symposium (NVMTS). 〈10.1109/NVMTS.2015.7457426〉. 〈hal-01745689〉
  • Hassen Aziza, Haytem Ayari, Santhosh Onkaraiah, Jean-Michel Portal, Mathieu Moreau, et al.. Oxide based resistive RAM: ON/OFF resistance analysis versus circuit variability. 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), Oct 2014, Amsterdam, Netherlands. IEEE, 2014 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT). 〈10.1109/DFT.2014.6962107〉. 〈hal-01745718〉
  • Hassen Aziza, Marc Bocquet, Mathieu Moreau, Jean-Michel Portal. A Built-In Self-Test Structure (BIST) for Resistive RAMs Characterization: Application to Bipolar OxRRAMs. International Semiconductor Device Research Symposium, Dec 2013, Bethesda, United States. 〈hal-01745729〉
  • Hassen Aziza, Marc Bocquet, Mathieu Moreau, Jean-Michel Portal. Single-ended sense amplifier robustness evaluation for OxRRAM technology. 2013 IEEE Design and Test Symposium (IDT), Dec 2013, Marrakesh, Morocco. IEEE, 〈10.1109/IDT.2013.6727097〉. 〈hal-01745737〉
  • Jean-Michel Portal, Mathieu Moreau, Marc Bocquet, Hassen Aziza, Damien Deleruyelle, et al.. Analytical study of complementary memristive synchronous logic gates. 2013 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), Jul 2013, Brooklyn, United States. IEEE, 2013 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH). 〈10.1109/NanoArch.2013.6623047〉. 〈hal-01745759〉
  • Y Zhang, Erya Deng, Jacques-Olivier Klein, Damien Querlioz, DafinÉ Ravelosona, et al.. Synchronous Full-Adder based on Complementary Resistive Switching Memory Cells. 11th International New Circuits and Systems Conference (NEWCAS), Jun 2013, Paris, France. IEEE, 2013 IEEE 11th International New Circuits and Systems Conference (NEWCAS). 〈10.1109/NEWCAS.2013.6573578〉. 〈hal-01840795〉
  • Daniela Munteanu, Jean-Luc Autran, Mathieu Moreau. 3D Simulation Analysis of Bipolar Amplification in Planar Double-Gate and FinFET with Independent Gates. IEEE. Conference on Radiation Effects on Components and Systems (RADECS), Sep 2008, Jyväskylä, Finland. pp.280-283, 2008 European Conference on Radiation and Its Effects on Components and Systems. 〈10.1109/RADECS.2008.5782727〉. 〈hal-01841105〉

Thèse1 document

  • Mathieu Moreau. Modélisation et simulation numérique des nano-transistors multi-grilles à matériaux innovants. Micro et nanotechnologies/Microélectronique. Université de Provence - Aix-Marseille I, 2010. Français. 〈tel-00566288v2〉