Filtrer vos résultats
- 1
- 1
- 1
- 1
- 2
- 1
- 1
- 1
- 1
- 1
- 1
- 1
- 2
- 1
- 1
- 1
- 1
2 résultats
|
|
triés par
|
A new FPGA-based DPLL algorithm to improve SAT solvers27th International Conference on Microelectronics (ICM), Dec 2015, Casablanca, Morocco. ⟨10.1109/ICM.2015.7438045⟩
Communication dans un congrès
hal-01333300v1
|
|||
|
Conception d'un solveur matériel spécifique pour la résolution rapide du problème SAT appliqué à l'évaluation du risque en génie industrielSciences de l'ingénieur [physics]. Université de Lorraine, 2018. Français. ⟨NNT : 2018LORR0341⟩
Thèse
tel-02510914v1
|