Documentation
Français (FR)

Anglais (EN)

Arnaud Virazel

8%

Libre accès

12

Documents

Affiliations actuelles

1100642

Identifiants chercheurs

arnaud-virazel
IdRef : 068454724
ISNI : 0000000139422532
0000-0001-7398-7107

Contact

Présentation

Publications

845062

	SoC Yield Improvement - Using TMR Architectures for Manufacturing Defect Tolerance in Logic Cores Julien Vial , Arnaud Virazel , Alberto Bosio , Luigi Dilillo , Patrick Girard International Journal On Advances in Systems and Measurements, 2010, 3 (1/2), pp.1-10 Article dans une revue lirmm-00553567v1
	Is TMR Suitable for Yield Improvement ? Julien Vial , Arnaud Virazel , Alberto Bosio , Patrick Girard , Christian Landrault IET Computers & Digital Techniques, 2009, 3 (6), pp.581-592. ⟨10.1049/iet-cdt.2008.0127⟩ Article dans une revue lirmm-00406961v1

	Using TMR Architectures for SoC Yield Improvement Julien Vial , Arnaud Virazel , Alberto Bosio , Luigi Dilillo , Patrick Girard VALID'09: The First International Conference on Advances in System Testing and Validation Lifecycle, 2009, Porto, Portugal. pp.155-160 Communication dans un congrès lirmm-00406967v1
	Yes, we Can Improve SoC Yield Julien Vial , Arnaud Virazel PRIME 2009 - Ph.D. Research in Microelectronics and Electronics, Jul 2009, Cork, Ireland. pp.272-275, ⟨10.1109/RME.2009.5201370⟩ Communication dans un congrès lirmm-00433763v1
	Yield Improvement, Fault-Tolerance to the Rescue? Julien Vial , Alberto Bosio , Patrick Girard , Christian Landrault , Serge Pravossoudovitch IOLTS: International On-Line Testing Symposium, Jul 2008, Rhodes, Greece. pp.165-170, ⟨10.1109/IOLTS.2008.10⟩ Communication dans un congrès lirmm-00303400v1
	Améliorer le rendement grâce aux structures tolérantes aux fautes Julien Vial , Alberto Bosio , Patrick Girard , Christian Landrault , Serge Pravossoudovitch Journées des Doctorants de l'Ecole Doctorale I2S, France Communication dans un congrès lirmm-00341806v1
	Tolérer Plus pour Fabriquer Plus Julien Vial , Alberto Bosio , Patrick Girard , Christian Landrault , Serge Pravossoudovitch Colloque GDR SoC-SiP, France Communication dans un congrès lirmm-00341812v1
	Using TMR Architectures for Yield Improvement Julien Vial , Alberto Bosio , Patrick Girard , Christian Landrault , Serge Pravossoudovitch DFT'08: 23rd IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, Oct 2008, pp.007-015 Communication dans un congrès lirmm-00326901v1
	Utilisation de structures tolérantes aux fautes pour augmenter le rendement Julien Vial , Christian Landrault , Alberto Bosio , Patrick Girard , Serge Pravossoudovitch JNRDM 2008 - 11e Journées Nationales du Réseau Doctoral de Microélectronique, May 2008, Bordeaux, France Communication dans un congrès lirmm-00341811v1
	Test et testabilité de structures numériques tolérantes aux fautes Julien Vial , Patrick Girard , Christian Landrault , Serge Pravossoudovitch , Arnaud Virazel Colloque du GDR SoC-SiP, Jun 2007, Paris, France Communication dans un congrès lirmm-00194278v1

	SoC Yield Improvement for Future Nanoscale Technologies Julien Vial , Arnaud Virazel , Alberto Bosio , Luigi Dilillo , Patrick Girard ETS 2009 - 14th IEEE European Test Symposium \| PhD Forum, May 2009, Sevilla, Spain. 2009 Poster de conférence lirmm-00433798v1
	SoC Yield Improvement: Redundant Architectures to the Rescue Julien Vial , Alberto Bosio , Patrick Girard , Christian Landrault , Serge Pravossoudovitch ITC'2008: International Test Conference, Oct 2008, Santa Clara, CA, United States. IEEE, pp.7, 2008 Poster de conférence lirmm-00341799v1