Alban Bourge

**Current project** ------------------- I currently work as a R&D ingineer at Atos. I am part of a hardware design teams involved in the EPI project (https://www.european-processor-initiative.eu/). More specifically, I develop part of a NoC that should be on a chip. **Past Research** ------------------ I was post-doctorate researcher in the SLS team of TIMA laboratory. I worked under the supervision of Frédéric Pétrot on ternary neural networks. More precisely, we designed special architecture for hardware acceleration that has state of the art characteristics for area, power consumption, throughput and accuracy. I obtained my PhD in TIMA laboratory, Grenoble, France in november, 2016. The topic is about context-switching hardware tasks running on FPGAs. For this purpose, I developed a plugin named CP3 [(available here)](http://tima.imag.fr/sls/research-projects/cp3/) for an HLS tool named AUGH [(see here for more information)](http://tima.imag.fr/sls/research-projects/augh/). A platform named VALZY, presented in conference, demontrates the validity of the flow. I worked under the supervision of Olivier Muller and Frédéric Rousseau. **Teaching** ------------ ### Ensimag (2013-2016) http://ensimag.grenoble-inp.fr/ - [Computer architecture : numeric circuits and architectural basis](http://ensimag.grenoble-inp.fr/cursus-ingenieur/architecture-circuits-num-eacute-riques-et-eacute-l-eacute-ments-d-architecture-3mmarchi-412211.kjsp?RH=IMA_Enseignements "3MMARCHI") 32h/year - tutorials and lab work - [Design and usage of processors](http://ensimag.grenoble-inp.fr/cursus-ingenieur/conception-et-exploitation-des-processeurs-3mmcep-385933.kjsp?RH=IMA_Enseignements "3MMCEP") 32h/year - supervised projects, tutorials and lab work

**Projet actuel** ----------------- Je travaille actuellement en tant qu'ingénieur R&D chez Atos. Je fais partie d'une équipe d'architecture matérielle pour le projet EPI (https://www.european-processor-initiative.eu/). Je développe des éléments constitutifs d'un NoC qui doit aboutir à la fabrication d'une puce. **Recherche passée** --------------------- En post-doctorat dans l'équipe SLS du laboratoire TIMA en 2017, j'ai travaillé avec Frédéric Pétrot sur des réseaux de neurones ternaires. Plus particulièrement, nous avons mis au point des architectures neuronales pour accelerateur matériel qui présentent des caractéristiques à l'état de l'art en surface, consommation, débit et précision. Avant cela, j'ai obtenu mon doctorat en novembre 2016. Le sujet de celui-ci concerne une technique de changement de contexte pour tâches matérielles s'éxectuant sur FPGA. Afin de démontrer l'utilité et la fonctionnalité de la technique mise au point, j'ai développé un outil appelé CP3 ([disponible ici](http://tima.imag.fr/sls/research-projects/cp3/)). CP3 est un plugin pour l'outil de synthèse de haut niveau AUGH ([visitez cette page pour plus d'informations](http://tima.imag.fr/sls/research-projects/augh/)). Une plateforme de démonstration, présentée en conférence, démontre la validité du flot de conception. J'ai travaillé sous la direction d'Olivier Muller et Frédéric Rousseau. **Enseignement** ---------------- ### Ensimag (2013-2016) http://ensimag.grenoble-inp.fr/ - [Architecture : circuits numériques et éléments d'architecture](http://ensimag.grenoble-inp.fr/cursus-ingenieur/architecture-circuits-num-eacute-riques-et-eacute-l-eacute-ments-d-architecture-3mmarchi-412211.kjsp?RH=IMA_Enseignements "3MMARCHI") 32h/an - TD, TP - [Conception et exploitation des processeurs](http://ensimag.grenoble-inp.fr/cursus-ingenieur/conception-et-exploitation-des-processeurs-3mmcep-385933.kjsp?RH=IMA_Enseignements "3MMCEP") 32h/an - projet, TD, TP