Accéder directement au contenu

Alban Bourge

20
Documents
Identifiants chercheurs

Présentation

**Current project** ------------------- I currently work as a R&D ingineer at Atos. I am part of a hardware design teams involved in the EPI project (https://www.european-processor-initiative.eu/). More specifically, I develop part of a NoC that should be on a chip. **Past Research** ------------------ I was post-doctorate researcher in the SLS team of TIMA laboratory. I worked under the supervision of Frédéric Pétrot on ternary neural networks. More precisely, we designed special architecture for hardware acceleration that has state of the art characteristics for area, power consumption, throughput and accuracy. I obtained my PhD in TIMA laboratory, Grenoble, France in november, 2016. The topic is about context-switching hardware tasks running on FPGAs. For this purpose, I developed a plugin named CP3 [(available here)](http://tima.imag.fr/sls/research-projects/cp3/) for an HLS tool named AUGH [(see here for more information)](http://tima.imag.fr/sls/research-projects/augh/). A platform named VALZY, presented in conference, demontrates the validity of the flow. I worked under the supervision of Olivier Muller and Frédéric Rousseau. **Teaching** ------------ ### Ensimag (2013-2016) http://ensimag.grenoble-inp.fr/ - [Computer architecture : numeric circuits and architectural basis](http://ensimag.grenoble-inp.fr/cursus-ingenieur/architecture-circuits-num-eacute-riques-et-eacute-l-eacute-ments-d-architecture-3mmarchi-412211.kjsp?RH=IMA_Enseignements "3MMARCHI") 32h/year - tutorials and lab work - [Design and usage of processors](http://ensimag.grenoble-inp.fr/cursus-ingenieur/conception-et-exploitation-des-processeurs-3mmcep-385933.kjsp?RH=IMA_Enseignements "3MMCEP") 32h/year - supervised projects, tutorials and lab work
**Projet actuel** ----------------- Je travaille actuellement en tant qu'ingénieur R&D chez Atos. Je fais partie d'une équipe d'architecture matérielle pour le projet EPI (https://www.european-processor-initiative.eu/). Je développe des éléments constitutifs d'un NoC qui doit aboutir à la fabrication d'une puce. **Recherche passée** --------------------- En post-doctorat dans l'équipe SLS du laboratoire TIMA en 2017, j'ai travaillé avec Frédéric Pétrot sur des réseaux de neurones ternaires. Plus particulièrement, nous avons mis au point des architectures neuronales pour accelerateur matériel qui présentent des caractéristiques à l'état de l'art en surface, consommation, débit et précision. Avant cela, j'ai obtenu mon doctorat en novembre 2016. Le sujet de celui-ci concerne une technique de changement de contexte pour tâches matérielles s'éxectuant sur FPGA. Afin de démontrer l'utilité et la fonctionnalité de la technique mise au point, j'ai développé un outil appelé CP3 ([disponible ici](http://tima.imag.fr/sls/research-projects/cp3/)). CP3 est un plugin pour l'outil de synthèse de haut niveau AUGH ([visitez cette page pour plus d'informations](http://tima.imag.fr/sls/research-projects/augh/)). Une plateforme de démonstration, présentée en conférence, démontre la validité du flot de conception. J'ai travaillé sous la direction d'Olivier Muller et Frédéric Rousseau. **Enseignement** ---------------- ### Ensimag (2013-2016) http://ensimag.grenoble-inp.fr/ - [Architecture : circuits numériques et éléments d'architecture](http://ensimag.grenoble-inp.fr/cursus-ingenieur/architecture-circuits-num-eacute-riques-et-eacute-l-eacute-ments-d-architecture-3mmarchi-412211.kjsp?RH=IMA_Enseignements "3MMARCHI") 32h/an - TD, TP - [Conception et exploitation des processeurs](http://ensimag.grenoble-inp.fr/cursus-ingenieur/conception-et-exploitation-des-processeurs-3mmcep-385933.kjsp?RH=IMA_Enseignements "3MMCEP") 32h/an - projet, TD, TP

Publications

Image document

Efficient Decompression of Binary Encoded Balanced Ternary Sequences

Olivier Muller , Adrien Prost-Boucle , Alban Bourge , Frédéric Pétrot
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2019
Article dans une revue hal-02103214v1

Efficient Decompression of Binary Encoded Balanced Ternary Sequences (Early Access)

Olivier Muller , Adrien Prost-Boucle , Alban Bourge , Frédéric Pétrot
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2019, ⟨10.1109/TVLSI.2019.2906678⟩
Article dans une revue hal-02108549v1
Image document

High-Efficiency Convolutional Ternary Neural Networks with Custom Adder Trees and Weight Compression

Adrien Prost-Boucle , Alban Bourge , Frédéric Pétrot
ACM Transactions on Reconfigurable Technology and Systems (TRETS), 2018, Special Issue on Deep learning on FPGAs, 11 (3), pp.1-24. ⟨10.1145/3294768⟩
Article dans une revue hal-01686718v2
Image document

Generating Efficient Context-Switch Capable Circuits Through Autonomous Design Flow

Alban Bourge , Olivier Muller , Frédéric Rousseau
ACM Transactions on Reconfigurable Technology and Systems (TRETS), 2016, 10 (1), pp.9. ⟨10.1145/2996199⟩
Article dans une revue hal-01367798v2

Hardware-friendly AI algorithms: Ternary Neural Networks

Frédéric Pétrot , Adrien Prost-Boucle , Alban Bourge , Liliana Lilibeth Andrade Porras , Thomas Baumela
HiPEAC Computing Systems Week (HiPEAC 2021), Oct 2021, Lyon (virtuel), France
Communication dans un congrès hal-03417446v1

High-Throughput Ternary CNN on FPGA: Low Level Optimizations and Compression

Frédéric Pétrot , Adrien Prost-Boucle , Alban Bourge
18th International Forum on MPSoC (MPSoC'2018), Jul 2018, Snowbird, UTAH, United States
Communication dans un congrès hal-01922338v1

High-Throughput and High-Accuracy Classification with Convolutional Ternary Neural Networks

Frédéric Pétrot , Adrien Prost-Boucle , Alban Bourge
International Workshop on Highly Efficient Neural Processing (HENP'2018), Oct 2018, Torino, Italy
Communication dans un congrès hal-01922342v1
Image document

Scalable High-Performance Architecture for Convolutional Ternary Neural Networks on FPGA

Adrien Prost-Boucle , Alban Bourge , Frédéric Pétrot , Hande Alemdar , Nicholas Caldwell
Field Programmable Logic and Applications (FPL), 2017 27th International Conference on, Sep 2017, Gent, Belgium
Communication dans un congrès hal-01563763v1

Prototyping Dynamic Task Migration on Heterogeneous Reconfigurable Systems

Arief Wicaksana , Alban Bourge , Olivier Muller , Arif Sasongko , Frédéric Rousseau
28th International Symposium on Rapid System Prototyping: Shortening the Path from Specification to Prototype (RSP 2017), Oct 2017, Seoul, North Korea. pp.16-22
Communication dans un congrès hal-01744701v1

Prototyping dynamic task migration on heterogeneous reconfigurable systems

Arief Wicaksana , Alban Bourge , Olivier Muller , Arif Sasongko , Frédéric Rousseau
International Symposium on Rapid System Prototyping: Shortening the Path from Specification to Prototype, Oct 2017, Seoul, South Korea
Communication dans un congrès hal-01971312v1

La synthèse de haut niveau au service du changement de contexte matériel.

Alban Bourge , Olivier Muller , Frédéric Rousseau
Colloque National GDR SoC-SiP, 2016, Nantes, France
Communication dans un congrès hal-01353497v1
Image document

HLS-Based Methodology for Fast Iterative Development Applied to Elliptic Curve Arithmetic

Simon Pontie , Alban Bourge , Adrien Prost-Boucle , Paolo Maistri , Olivier Muller
2016 Euromicro Conference on Digital System Design (DSD), 2016, Limassol, Cyprus. pp.511-518, ⟨10.1109/DSD.2016.51⟩
Communication dans un congrès hal-01389247v1
Image document

Flot de conception automatique pour circuits commutables

Alban Bourge , Olivier Muller , Frédéric Rousseau
Conférence d’informatique en Parallélisme, Architecture et Système (COMPAS 2016), Jul 2016, Lorient, France
Communication dans un congrès hal-01353512v1
Image document

Demonstration of a context-switch method for heterogeneous reconfigurable systems

Arief Wicaksana , Alban Bourge , Olivier Muller , Frédéric Rousseau
2016 26th International Conference on Field Programmable Logic and Applications (FPL), Aug 2016, Lausanne, Switzerland. pp.1 - 1, ⟨10.1109/FPL.2016.7577384⟩
Communication dans un congrès hal-01398560v1

A Novel Method for Enabling FPGA Context-Switch (Abstract Only)

Alban Bourge , Olivier Muller , Frédéric Rousseau
Proceedings of the 2015 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, 2015, Monterey, CA, USA, United States. pp.261--261, ⟨10.1145/2684746.2689096⟩
Communication dans un congrès hal-01353496v1
Image document

Automatic High-Level Hardware Checkpoint Selection for Reconfigurable Systems

Alban Bourge , Olivier Muller , Frédéric Rousseau
Field-Programmable Custom Computing Machines (FCCM'15), May 2015, Vancouver, Canada
Communication dans un congrès hal-01164923v1
Image document

Méthode de sélection de checkpoint matériel avec outil de synthèse de haut niveau

Alban Bourge , Alexandre Ghiti , Olivier Muller , Frédéric Rousseau
Journées Nationales du Réseau Doctoral en Microélectronique (JNRDM'14), May 2014, Lille, France. pp.4
Communication dans un congrès hal-01089685v1
Image document

Flexible, extensible, open-source and affordable FPGA-based traffic generator

Tristan Groleat , Matthieu Arzel , Sandrine Vaton , Alban Bourge , Yannick Le Balch
HPDC 2013 : 22nd International ACM Symposium on High Performance Parallel and Distributed Computing, Jun 2013, New-York, United States
Communication dans un congrès hal-00859291v1